2011年7月1日付で東芝セミコンダクター社とストレージプロダクツ社は統合し、株式会社東芝セミコンダクター＆ストレージ社になりました。このページは、半導体製品の信頼性情報について説明しています。

半導体デバイスの電気的破壊

敵を知る

半導体デバイスの電気的な破壊には、大きく2つのモードがあります。
EOS（電気的オーバーストレス）による破壊と、ESD（静電気放電）による破壊です。

EOS（電気的オーバーストレス）による破壊

絶対最大定格を超える電圧や電流が半導体デバイスにかかることにより破壊に至るモードが、EOS（Electrical OverStress）による破壊です。
ストレスとなる電気的なエネルギーが小さい場合でも、素子の劣化を招いたり、デバイス内部の微小な配線部が溶融や溶断に至ることがあります。この場合、視覚的には判断ができないケースが多く、特性異常や製品寿命の短命化となって現れます。
また、大電圧や大電流などの電気的エネルギーが大きい場合や、長時間に渡り異常電圧や異常電流がかかるなどの程度が重い場合は、パーケージ樹脂の変色・溶融が生じたり、更には、パッケージが割れたりするケースもあります。

＜ EOSによる破壊例1 ＞

［写真1］は、EOSによる破壊のためパッケージ樹脂が溶融した状態で、［写真2］は、同じ状態の別のデバイスを分解したものです。溶融したモールド樹脂がワイヤーやチップにこびりつき、通常の分解ではこのように残ってしまっています。

これは、EOSによる破壊のためパッケージ樹脂が溶融した状態写真です。

［写真1］破壊によるパッケージ樹脂の溶融

これは、EOSによる破壊のためパッケージ樹脂が溶融した状態写真です。

［写真2］同じ状態の別のデバイスを分解したもの

※［写真1］と［写真2］は別製品です。

＜ EOSによる破壊例2 ＞: ［写真3］は、EOSが比較的に小さいエネルギー、または、短時間の印加であったと推測する破壊痕です。
回路内の微小部分の溶融に止まっています。［写真4］は、破壊に至らしめたエネルギーが大きかったものです。チップ中央部の回路が溶融しているのが分かります。

［写真3］　エネルギーが小さい、または、短時間であった場合の破壊痕

［写真4］　エネルギーが大きかった場合の破壊痕

このページの先頭へ戻る

ラッチアップ現象について

異常な電気エネルギーそのものでデバイスが破壊するモデルの他に、CMOS構造のICなどで、入出力端子に絶対最大定格を超える過大なノイズや電圧が印加されると、電圧を通常値に下げても、異常電流がデバイス内部で流れ続けることがあります。
この現象をラッチアップと呼び、結果として内部配線の溶断や素子の破壊、劣化を引き起こします。
特に、CMOS 回路は、構造的にNPNとPNPの寄生トランジスタを持ち、これがPNPNサイリスタ構造を形成しますので、機器の設計に際しては十分な配慮が必要です。

これは，CMOSの断面構造と等価回路図です。

図1　CMOSの断面構造と等価回路

CMOS回路の断面構造と等価回路を、図1に示します。
例えば、D端子にV_DDmax以上の電圧を印加した場合、Tr1のエミッタベース間が順バイアスされ、Tr1のコレクタ電流はR_Pを通ってGNDに抜けるため、R_Pの両端に電位差を生じます。この電位差で、Tr2のエミッタベース間が順バイアスされ、これによるTr2のコレクタ電流は、R_Nを通ってV_DDから供給されるので、R_Nの両端に電位差が生じます。この結果、ますますTr1のベースエミッタ間を順バイアスする正帰環がかかり、サイリスタ構造が導通状態となり、最終的には、CMOS ICが破壊してしまうのがラッチアップのメカニズムです。