「TX49/H3コア搭載製品使用上の注意事項」を更新しました

2007年05月

対象製品

東芝マイクロコントローラ　TX49ファミリー

TX4961XBG-240
TX4962XBG-120

概要

送信側が送信データ途中から該当製品にブレークを送信した場合、該当製品は最初のフレームエラーのみ検出し、ブレークを検出できません。
ブレーク受信がスタートビットと同期している(スタートビット直後から受信データが連続して “L” である)場合は、正常にブレークを検出できます。(ERT-TX49H3-001)
DMAC のあるチャネルでバスエラーが発生すると、そのチャネルを含めたすべてのチャネルで、本来リードするべきアドレス(DMSARn)に対して “all 0” を繰り返しライトすることがあります。
このとき、アドレス値(DMSARn), カウントレジスタ値(DMCNTRn)は変化せず、CPU でDMA 転送を停止(DMCCRn.XFACT を0 に)するまで、同じアドレスへライトし続けます。(ERT-TX49H3-003)
先行ロード命令によるデータのリードサイクル中にバスエラー例外(DBE)が発生し、後続して実行されている命令で、バスエラー例外(DBE)よりも優先度の高い例外が発生すると、後続命令で発生した例外を優先的に処理し、バスエラー例外(DBE)を検出できなくなります。(ERT-TX49H3-006)
TLB Mapped 領域で TLB を操作する命令を実行した場合、Branch/Jump の後の命令を誤って実行することがあります。(ERT-TX49H3-007)
SC/SCD 命令の直後に、Load/cache 命令があるまたは SC/SCD 命令で更新されたレジスタを参照する命令がある場合、結果が期待と異なったものになる可能性があります。(ERT-TX49H3-008)
EJTAG のPC Trace で、デバッグモードからユーザモードに戻れなくなる場合があります。(ERT-TX49H3-009)
未定義のFPU 命令を実行した場合、条件により、その後の命令の動作が保証されない場合があります。(ERT-TX49H3-010)
ライトスルーモードでStore, Load を連続実行したときに、冗長なライトバックが発生してしまうことがあります。(ERT-TX49H3-011)
命令フェッチによるTLB 例外の発生直前に実行されたmfc0 命令が、特定の条件の元でレジスタの内容を誤って読み出す場合があります。(ERT-TX49H3-012)
GREQ/GGNT 信号またはGHPGREQ/GHPGGNT 信号により、GBUS が外部バスマスタにET コンカレンシ開放された状態にあるとき、EJTAG ICE によってCFC0 命令またはCTC0 命令が実行されると、不正なGBSTART 信号のアサートが発生します。(ERT-TX49H3-015)
以下のモジュールへのライトアクセスの直後にTX49 コアがCAN アドレスをアクセスすると、誤ったデータがCAN レジスタに読み書きされるか、TX49 データバスエラー(DBE)例外が発生する場合があります。
グラフィックディスプレイコントローラ(GDC)、フレームグラバ(FG)、グラフィックアクセラレータ(GA)、NAND Flash コントローラ(NANDFC)、割り込みコントローラ(INTC)、拡張シリアルインタフェース(ESEI)、チップコンフィグレーションレジスタ(CCR)、Media-LB インタフェース(MLB)、および特定条件での外部DDR メモリ
他のバスマスタ(DMAC、MLB)による上記モジュールへのライトアクセスでは問題は発生しません。(ERT-TX49H3-016)

詳細

「TX49/H3コア搭載製品使用上の注意事項」

以上