汎用CMOSロジックに静電気が印加された場合，どのような不具合が発生しますか？また，その対策方法は？
帯電した物体より汎用CMOSロジックに静電気が印加された場合，汎用CMOSロジックの破壊が起きる可能性があります。
汎用CMOSロジックは入力ゲートに用いられるゲート酸化膜が数百Å～千数百Å程度と薄いため，静電気のような数百から数千ボルトの電圧が印加されると電気的に破壊してしまいます。
これを防ぐため東芝では，汎用CMOSロジックの各入力端子には保護回路を設け，入力ゲートを静電気から保護しておりますが，デバイスに直接放電する状況は避けるべきです。いくら保護回路が備わっていてもデバイスの劣化や破壊が懸念されます。
[図：外部インタフェース部 静電気の防止策の例]
