CDMP3 LSI / USBホスト制御マイコン

通常のCDだけではなくMP3などの各種圧縮オーディオを高音質で再生します。さらにUSBメモリからの再生や、iPod®などの機器との接続性も重視した製品開発を行っています。

カーオーディオ用CDMP3 LSI は、マルチメディア、マルチデコード、MP3エンコードに対応し、多様化する各種オーディオフォーマットの再生やオーディオメディアの接続を実現しています。カーオーディオ応用のために、低リークSRAMを採用してスタンバイ時の消費電流を低減しました。またDRAMをSiP技術で内蔵し、ショックプルーフ機能を1チップで実現した製品もあります。各種オーディオメディアの接続により、カーオーディオ、ホームオーディオ、ポータブルオーディオを融合し、車内空間に最適なオーディオ性能と操作機能を実現しています。

これは、CDMP3/USBオーディオのコンセプトを示す図です。

ロードマップ

カーオーディオ製品は、製品展開が多様化し、様々なシステム構成になっています。それらの要望に応えるため、東芝のディスクメディアLSIは、高機能製品の開発と平行して、CD単体製品など、機能を絞った製品開発も同時に進めています。

これは、ビデオデコーダICのロードマップを示す図です。

Decoder内蔵CD-MP3 LSI TC94A92FG/TC94A93MFG

TC94A92FG/TC94A93MFGはCDおよび圧縮オーディオ再生機器に必要な機能を持つLSIです。TC94A93MFGはカーオーディオで必要とされるショックプルーフ機能を実現するため、System in Package技術を用いて16 MビットDRAMを同一パッケージに内蔵しており、TC94A92FGとピン互換を持っています。これにより、ショックプルーフ対応/非対応の製品を同一基板にて実現が可能です。また、ビットストリーム入力機能を用いることで、USBメモリやiPod®などの機器からオーディオデータを入力し再生することが可能であり、製品仕様に合わせ様々なメディア対応が可能です。

これは、デコーダ内蔵CD-MP3 LSI TC94A92FG/TC94A93MFGのシステムブロック図です。

システムブロック図

CD部

RFアンプ内蔵CDサーボ＋DAC
CLV×1、×2

DSP部

24ビットDSPコア
ISO9660 ディスク解析・管理機能
1 MビットSRAM
(バッファおよびディスクテーブル用)
マルチデコード (MP3/WMA/AAC)

オーディオ入出力

2 ch DAC out
Digital out (I²S、S/PDIF)

電源電圧

3.3 V/1.5 V

Audio DSP、Decoder内蔵CD-MP3 LSI TC94A99FG

TC94A99FGは各種音響効果を実現可能とするCDおよび圧縮オーディオ再生用LSIです。デコード用DSPとは別に、音響処理専用のDSPを内蔵しています。さらに外部から入力されるオーディオへの音響効果を実現するために2 chのADCを内蔵、出力には各chごとに音響効果を反映できる4.1 chのDACを内蔵しています。また、ビットストリーム入力機能を用いることで、USBメモリやiPod®などの機器からオーディオデータを入力し再生することが可能であり、製品仕様に合わせ様々なメディア対応が可能です。

これは、オーディオDSP、デコーダ内蔵CD-MP3 LSI TC94A99FGのシステムブロック図です。

システムブロック図

CD部

RFアンプ内蔵CDサーボ＋DAC
CLV×1、×2、×4

DSP部

24ビットDSPコア
ISO9660 ディスク解析・管理機能
1 MビットSRAM
(バッファおよびディスクテーブル用)
マルチデコード (MP3/WMA/AAC)

Audio DSP部

24ビットAudio DSPコア
イコライザや音場制御などの各種音響効果機能を実現することが可能

オーディオ入出力

2 ch ADC in
4.1 ch DAC out
Digital out (I²S、S/PDIF)

電源電圧

3.3 V/1.5 V

このページの先頭へ戻る

USBホストコントローラ内蔵MCU TMP320C1DFG

TMPM320C1DFGはHi-Speed USBホストコントローラとSDホストコントローラを内蔵したオーディオ制御向けマイコンです。
144 MHzで動作するCortex™-M3コアとメモリとして320 Kバイトの高速SRAMと1Mバイトの大容量DRAMを内蔵しているためUSBメモリなどのUSB大容量記憶装置に保存されている曲のデータベースを高速に構築することが可能です。

これは、DVDサーボ＋メカ制御用MCU TMPM320C1DFGのシステムブロック図です。

システムブロック図

ARM Cortex™-M3 CPUコア

動作電圧内部 = 1.1～1.3 V
周辺I/O = 3.0～3.6 V
最大動作周波数: 144 MHz (PLL12逓倍)
最小命令実行時間：6.9 ns (144 MHz動作時)

内蔵周辺機能

USB (High-Speed)ホストコントローラ : 1 チャネル
SDホストコントローラ : 1 チャネル
DMAコントローラ : 8 チャネル
メモリコントローラ : 2 チャネル
10ビットADコンバータ : 4 チャネル
16ビットタイマ/PWM : 8 チャネル
SSP (SPI/MicroWireモード) : 4 チャネル
UART : 4 チャネル
I²C : 2 チャネル
デバッグ機能(SWD) : 1 チャネル
トレース機能(ETM) : 1 チャネル

※iPodは、Apple Inc.の商標です。

※WMA(Windows Media Audio)、Windows Media は、米国 Microsoft Corporation の米国および/またはその他の国における登録商標または商標です。

※本ページに記載されているシステムおよび製品名は、一般に各社の登録商標または商標です。