DRAM混載(eDRAM)

DRAM混載技術は、DRAMの高転送レートおよび低消費電力の特長を生かして、グラフィックスコントローラ、ディスプレイコントローラなどの画像処理分野、HDDコントローラなどのストレージ分野、さらに通信・ネットワーク機器などのデジタルコミュニケーション分野など幅広い領域に及んでいます。

DRAMコアの特長 SRAMブロックではカバーできない大規模・大容量メモリの搭載が可能。 汎用のDRAMに対して、圧倒的に広いバンド幅を持つ多ビットバスでの高転送レートの実現。 低消費電力。 テスト回路、リダンダンシー回路内蔵。 DRAMマクロジェネレータによるフレキシブルなコアセルの発生。

東芝DRAMコアの特長

トレンチキャパシタ技術の採用: 1トランジスタ(1T) DRAMセル構造は、トレンチキャパシタ技術を採用しています。これにより、平坦な構造になり、ロジック部分の性能の低下を招くことなく、信頼性を高めることができます。
広いバンド幅: I/O数の制約から解放され、64、128、256ビットのいずれかの同期型多ビットバスによる高転送レートを実現しました。
コンフィグラブルマクロ: 用途に応じて、ビット幅、内部アドレスを指定してDRAMマクロを生成できるため、システムに柔軟に対応できます。
低消費電力: DRAMマクロは汎用DRAMに比べて5 %以下の電力しか消費しません。

TC320C (セルベースIC) にDRAMコアを搭載しました。TC320Cの各シリーズで用意されている基本プリミティブ、I/Oセルがそのまま同一パフォーマンスで混載利用できます。

TC300C (セルベースIC) にDRAMコアを搭載しました。TC300Cの各シリーズで用意されている基本プリミティブ、I/Oセルがそのまま同一パフォーマンスで混載利用できます。

TC280C (セルベースIC) にDRAMコアを搭載しました。TC280Cの各シリーズで用意されている基本プリミティブ、I/Oセルがそのまま同一パフォーマンスで混載利用できます。TC280のDRAMコアには、次の2種類のタイプがあります。

通常のSD (Synchronous DRAM) タイプ

さまざまなビット容量、クロック周波数に対応可能な標準的なコアです。
高速なページモードアクセスが必要な用途に最適なコアです。

ランダム･アクセスおよびデータ出力を高速化したFA (Fast Access) タイプ

SDタイプと比べてランダムアクセスおよびデータ出力を高速化した2種類のFAタイプを用意しました。

TC280C (セルベースIC) DRAMコアの仕様
項目	SD	FA-RC	FA-AC
サイクルタイム	40ns	10ns	12ns
レイテンシー	1, 2, 3	1, 2	2
最初のデータ出力時間	-	14ns	10ns
最高クロック周波数 (ページモード)	200MHz	-	200MHz
メモリビット容量	4～32Mビット	2～9Mビット	2～9Mビット
ビット幅	64/128/256	128/144/256/288	128/144/256/288

ゲート長0.14μmのASICであるTC260シリーズに対応して用意されたDRAMコアが0.14μmテクノロジーのDRAMコアです。SDタイプ、FAタイプを提供しています。

本製品に関するご質問は、下記よりお問い合わせください。