低消費電力技術
概要
近年、LSIはますます大規模化、複雑化してきており、LSIの低消費化は大きな課題となってきています。そこで、東芝は下記一覧に示すような、さまざまな低消費化技術に取り組んでいます。システムの観点からは、システムが動作している時に消費する電力と、システムが待機状態の時に消費する電力があり、それぞれの消費電力を削減する技術があります。一方、トランジスタの消費電力は、トランジスタがスイッチする時に消費するスイッチングパワーと、電源が入っている限り常に消費するリークパワーに分けることができます。東芝では、この２つの観点から、消費電力を削減する技術を開発し、設計に適用しています。
| 待機時 Standby |
動作時 Active |
|
|---|---|---|
| スイッチング Dynamic |
- | メモリ分割 データバス最適化 ゲーテッドクロック 低消費電力合成 ローパワーフリップフロップ オンチップ電源制御 fV(周波数電圧)制御 ローパワークロックツリー合成 基板バイアス |
| リーク Leakage |
マルチVt(しきい値)最適化 マルチL(ゲート長)最適化 オンチップ電源遮断 ローパワーフリップフロップ 高しきい値SRAM リテンションフリップフロップ リークカットSRAM |
マルチVt(しきい値)最適化 マルチL(ゲート長)最適化 fV(周波数電圧)制御 ローパワーフリップフロップ 高しきい値SRAM ランタイムパワーゲーティング |
低消費電力フリップフロップ
チップの中で消費される電力を見ると、フリップフロップで消費される電力は、大きな割合を占めます。東芝では、これらのフリップフロップで消費される電力を、削減する工夫を行った、さまざまなタイプの低消費電力フリップフロップを用意しています。その特長を生かした使い分けを行なうことにより、低消費電力化を図っています。
- コンディショナルクロッキングフリップフロップ
- データマッピングフリップフロップ
- アダプティブカップリングフリップフロップ
- 例：データマッピングフリップフロップ
-
フリップフロップ内部の回路動作を減らすように、データ信号の形式を変換（マッピング）することを、特長としています。パルストリガー型の回路を採用することにより、消費電力を削減するだけでなく、動作速度も向上させています。
電源制御技術
スイッチングパワーは電圧値の２乗に比例するので、電圧値を適切に制御することで、消費電力を大きく削減することが可能です。また、電源が入っている限りリークパワーは消費されてしまうので、回路が動作しないときには、電源の供給を遮断してしまうことが有効です。電源を制御する技術として、多電源電圧設計と電源遮断設計を紹介します。
- 多電源電圧設計
-
チップ中の各ブロック毎に、要求される動作スピードから、ブロックに供給する電圧値を決めます。この例では、Block1にのみ電源を分離して、低い電圧を供給しています。他のブロックと同じ電圧を供給する場合に比べて、Block1の消費電力を30%程度削減することができます。ブロック間の通信に必要なレベルシフタセルを用意すると共に、低電圧ブロックを含んだチップの設計をサポートしています。
- 電源遮断設計
-
リーク電流を遮断できるようなオンチップスイッチを使って、チップ内でリークパワーを削減します。休止状態が存在するブロックに対しては、電源の供給をオンチップスイッチを使ってコントロールします。この例では、Block1とBlock3に対して、オンチップスイッチによる電源遮断を適用しています。リークパワーの削減効果は、休止状態の期間に依存します。また電源遮断時でも状態を保持することができる特殊なフリップフロップ（リテンションフリップフロップ）を使うことで、さまざまな電源復帰時間とリーク電力のトレードオフを実現することができます。
電源遮断設計は、上記の多電源電圧設計と組み合わせて使うことができます。両者を組み合わせることにより、スイッチングパワーとリークパワーの両方を削減することが可能です。
ご検討の方に
本製品に関するご質問は、下記よりお問い合わせください。
