アナログパワープロセステクノロジー BiCD-0.13/CD-0.13
東芝は、0.13μm世代の高耐圧アナログ素子を混載したBiCD-0.13プロセス技術を開発しました。このプロセス技術は、0.13μmの標準CMOSをベースに、LDMOS、バイポーラトランジスタ、および多様なアナログ素子を混載しています。またバイポーラトランジスタを廃止し、よりコスト競争力を重視したCD-0.13プロセス技術も同時にリリースしています。
これらのテクノロジーは、パワーマネジメント、LEDドライバー用ICをはじめとして、車載用途や産業および民生機器用の高耐圧アナログ製品への幅広い応用が可能です。0.13μm世代の微細プロセスとTCADを用いたシミュレーション技術による素子構造の最適化を行い、中でもLDMOSについては 8V、18V、25V、40V及び60Vの各耐圧系において世界トップレベルの低オン抵抗特性(RonA)を実現しました。微細化による素子面積縮小に加え、素子分離技術にDTI(Deep Trench Isolation)を採用したことにより、前世代の0.35μmプロセスに対し、40V系DMOSの素子面積を32%減らすことに成功しました。このプロセステクノロジーを使用した製品の量産出荷を2010年3月より開始しています。
詳細については下記論文を参照ください。
- 0.13μm CMOS/DMOS platform technologywith novel 8V/9V LDMOS for low voltage high-frequency DC-DC converters (ISPSD 2010) (PDF:318KB)
- Ultra-low On-Resistance LDMOS Implementation in 0.13μm CD and BiCD Process Technologies for Analog Power IC's (ISPSD 2009) (PDF:391KB)
- A Deep Trench Isolation integrated in a 0.13um BiCD process technology for analog power ICs. (BCTM 2009) (PDF:897KB)
